Con l’avvento dello standard IEEE 1149.1 e successivi aggiornamenti nuove frontiere si sono aperte per il collaudo di schede elettroniche: la difficoltà di testare schede con dispositivi ad alta densità di pin e con limitata accessibilità, è superata grazie alla tecnologia BOUNDARY SCAN nota anche come JTAG.
Tale tecnologia prevede la presenza di una porta montata sul dispositivo che si compone di 4 segnali: TDI (Test Data Input), TDO (Test Data Output), TMS (Test Mode Select), TCK (Test Clock). Un 5° segnale opzionale TRST (Test Reset) può essere reso disponibile.
Le diverse porte connesse tra loro in daisy-chain realizzano il bus che permette il test BOUNDARY SCAN della scheda da testare: in sintesi, stimolando la macchina a stati Bounday Scan , presente su ciascun dispositivo, è possibile stimolare opportunamente i pin fisici dei dispositivi, attraverso le celle BOUNDARY SCAN, per verificare corti, aperti tra le net e i pin. E’ inoltre possibile realizzare test di connettori, programmazione di flash o PLD e emulazione.
I 3 elementi della soluzione EJS:
Il Test embedded di scheda risolve la verifica delle connessioni su scheda in modalità funzionale. In tal modo infatti il Boundary Scan, ed i componenti che popolano la scheda (microcontrollori, FPGA etc) vengono utilizzati per la ricerca di corti, aperti e fault di varia natura.
Una volta effettuate le verifiche di connettività è possibile effettuare la programmazione di dispositivi risolvendo la richiesta di gestione di grandi volumi di schede e data size importanti.
La possibilità di realizzare test funzionali embedded basati su modelli, oltre la verifica di connessione e la programmazione, completa le possibilità dei sistemi EJS
